倒装芯片技术应用在哪些场景？

随着片外速度的提高和键合间距的减小，引线键合的电感和串扰限制了其应用。同时，引线键合的互连不能满足一些硅芯片的高密度要求。

随着芯片功率的增加、工作电压的降低（低至1V）和间距的缩小，焊线无法承载所需的电流。

一些预测表明，单个高性能芯片将消耗超过 100A 的电流，这需要数百个 25um 焊线来分担其功率。此外，随着IO（输入/输出焊盘间距的缩短和外围焊盘数量的增加，在某些时候，面阵列焊盘将需要互连。在单排外围按键中的键合pad，接近的键合间距（在高键合良率和足够的载流能力下）可以达到20~25um。

使用现代自动键合机可以实现超过4um深的多排键合，称为区域阵列键合（area array bonding） bonding），但它的串扰会限制性能。

在某些时候，解决未来的I/O互连限制将需要倒装芯片（C4微焊球和导电聚合物等）或一些未被发现的技术变革。引人注目的引线键合替代方案是一些基于倒装芯片互连的演进技术。