五十年前，大约 98% 的焊线收益率被认为是可以接受的，但今天这个指标是无法容忍的。当时，大多数 IC 只有 8-10 个 IO，键合机是手动操作的，缺失的焊点可以在封装从键合机上移除之前进行返工。 2008年以后每颗芯片有数万个Io，需要使用高速键合机（每秒键合12根线以上），也面临着全球范围内激烈的市场竞争。
因此，在器件高性能和成本的驱动下，现代制造强调引线键合的高成品率。在组装封装过程中，通常要求每个制造环节（如划片、裸片键合、引线键合、塑封、表面贴装等）都具有较高的成品率。在芯片组装的所有环节中，引线键合（或其他互连方式）对器件良率的影响很大，因为每个芯片上有大量的I/O，每根引线有两个键合点。
此外，如果互连失败并损坏芯片（形成凹坑），往往会导致封装丢失或返工困难，这在目前的生产速度和经济成本情况下是令人望而却步的。因此，为提高器件封装良率，应着力提高互连良率速度。
一些自动键合机可以实现 30um 间距的键合，但目前还没有这种间距的芯片可用。随着间距的减小，键合线的线径也应相应减小。在更细线径的需求下，适用的Au线径达到15um。因此，细间距焊线应运而生。与早期可接受的间距键合相比，细间距键合几乎在每个维度上都需要更多的规划和更高的成本。
实现这一点的基础设施是巨大的，并且在可预见的未来没有新的互连方法可以取代它们，因此大多数芯片将继续使用引线键合互连方法。倒装芯片 (C-4) 和光子互连等未知技术将用于先进的设备制造，其市场份额将增加。
目前，大批量生产中焊线良率损失的典型值在 25 至 100ppm 范围内，部分低于 20ppm。为了实现这个低值，必须深入了解影响债券收益率和可靠性的所有因素（因为它们都是相互关联的）。
